Sada příkladů z jazyka VHDL

DSpace/Manakin Repository

aaK citaci nebo jako odkaz na tento záznam použijte identifikátor: http://hdl.handle.net/10084/75355

Show simple item record


dc.contributor.advisor Mitrych, Jiří en
dc.contributor.author Výtisk, Roman en
dc.date.accessioned 2009-09-01T20:18:16Z
dc.date.available 2009-09-01T20:18:16Z
dc.date.issued 2009 en
dc.identifier.other OSD002 cs
dc.identifier.uri http://hdl.handle.net/10084/75355
dc.description.abstract Bakalářská práce se zabývá příklady v jazyce VHDL. Tento jazyk je blíže popsán v kapitole - Použité technologie. Cílem práce je vytvoření sady příkladů a jejich následné rozebrání ve formě prezentace, která má sloužit jako učební pomůcka do předmětu Návrh jednotek počítačů. Následující kapitoly se věnují různým typům příkladů, na kterých jsou ukázány rysy jazyka VHDL. Jsou zde také ukázky simulací jednotlivých příkladů, buď před nebo po syntéze. Práce má také ukázat, jak psát příklady z hlediska požadované rychlosti, elegance kódu, atd. cs
dc.description.abstract This Bachelory study descibes examples in the programming language VHDL. This language is analyses in the chapter Technology. The objective of this study is to creations of some examples and his description in the form of presentation, which has been using as a teaching materials as a object The suggestion foc computers. The following chapters describe examples, on which are use the programming languages VHDL. In this study are samples of simulations examples, before or after the synthesis. This study descibes how to write examples from viewpoint of the speed, the elegance of the code and so on. en
dc.format 31 l. : il. + 1 CD cs
dc.language.iso cs en
dc.publisher Vysoká škola báňská - Technická univerzita Ostrava cs
dc.subject syntéza cs
dc.subject simulace cs
dc.subject sčítačka cs
dc.subject klopný obvod cs
dc.subject dekodér cs
dc.subject konečné automaty cs
dc.subject sekvenční obvody cs
dc.subject kombinační obvody cs
dc.subject VHDL cs
dc.subject the adding machine en
dc.subject the sequential circuits en
dc.subject finite automaton en
dc.subject the decoder en
dc.subject the heeling circuit en
dc.subject synthesis en
dc.subject simulation en
dc.subject VHDL en
dc.subject the combination circuits en
dc.title Sada příkladů z jazyka VHDL cs
dc.title.alternative VHDL examples en
dc.type Bakalářská práce cs
dc.identifier.signature 200905072 cs
dc.identifier.location ÚK/Sklad diplomových prací cs
dc.contributor.referee Vlček, Karel en
dc.date.accepted 2009-06-10 en
dc.thesis.degree-name Bc. en
dc.thesis.degree-level Bakalářský studijní program cs
dc.thesis.degree-grantor Vysoká škola báňská - Technická univerzita Ostrava. Fakulta elektrotechniky a informatiky cs
dc.description.category Prezenční cs
dc.description.department 456 - Katedra informatiky en
dc.thesis.degree-program Informační technologie cs
dc.thesis.degree-branch Informatika a výpočetní technika cs
dc.description.result výborně cs
dc.identifier.sender S2724 cs
dc.identifier.thesis VYT027_FEI_B2646_2612R025_2009 en

Files in this item

Files Size Format View

There are no files associated with this item.

This item appears in the following Collection(s)

Show simple item record

Search DSpace


Advanced Search

Navigation

Browse

My Account

Statistics