Zobrazovací adapter ve vývojovém modulu SPARTAN 3E

DSpace/Manakin Repository

aaK citaci nebo jako odkaz na tento záznam použijte identifikátor: http://hdl.handle.net/10084/78393

Show simple item record


dc.contributor.advisor Zdrálek, Jaroslav en
dc.contributor.author Bocheza, Jiří en
dc.date.accessioned 2010-09-29T13:14:17Z
dc.date.available 2010-09-29T13:14:17Z
dc.date.issued 2010 en
dc.identifier.other OSD002 cs
dc.identifier.uri http://hdl.handle.net/10084/78393
dc.description Import 29/09/2010 cs
dc.description.abstract Tato diplomová práce se zabývá oživením a otestováním VGA adaptéru na vývojovém modulu SPARTAN-3E. Návrh a realizace byly tvořeny pro rozlišení VGA adaptéru 640x480 pixelů. Navržený číslicový systém testuje oživený VGA adaptér pomocí monochromatického grafického a textového režimu zobrazení dat na monitoru. V textovém režimu je možné zobrazit 80 znaků na řádek a 30 řádků. Realizace je provedena vytvořením návrhu v programovacím jazyku VHDL a nahráním vytvořeného návrhu do FPGA prvku SPARTAN-3E. Možnosti návrhu a realizace byly omezeny především z hlediska dostupné interní blokové paměti BRAM v FPGA prvku. Vytvořený návrh pro oživení a otestování VGA adaptéru na vývojovém modulu byl prakticky odzkoušen a lze ho využít v rozsáhlejších číslicových systémech, kde je potřeba zobrazovat data na monitoru připojeném přes VGA rozhraní. cs
dc.description.abstract The diploma thesis deals with activation and testing of VGA adapter on starter kit SPARTAN-3E. The project and the realization have been designed for resolution of VGA adapter of 640x480 pixel. Digital system, which has been designed, tests revived VGA adapter with the help of monochromatic graphics and text mode on a screen. It is possible to display 80 characters in a row and 30 rows in the the text mode. The realization is made by designing a project in VHDL programming language and by recording this project into FPGA device of SPARTAN-3E. The means of the project and the realization have mainly been restricted due to the available internal block memory BRAM in FPGA device. The project designed to revive and test VGA adapter on starter kit has been practically tested and it is possible to use it on large digital systems, where there is a necessity to display data on a screen connected over VGA interface. en
dc.format 45, [17] l. : il. + 1 CD-R cs
dc.format.extent 670264 bytes cs
dc.format.mimetype application/pdf cs
dc.language.iso cs en
dc.publisher Vysoká škola báňská - Technická univerzita Ostrava cs
dc.subject zobrazovací adaptér cs
dc.subject VGA rozhraní cs
dc.subject časování cs
dc.subject synchronizace cs
dc.subject VGA signály cs
dc.subject znaková sada cs
dc.subject entita cs
dc.subject návrh cs
dc.subject grafický a textový režim cs
dc.subject paměť cs
dc.subject vývojový modul cs
dc.subject FPGA cs
dc.subject SPARTAN-3E cs
dc.subject jazyk VHDL cs
dc.subject Xilinx cs
dc.subject číslicový systém cs
dc.subject display adapter en
dc.subject VGA interface en
dc.subject timing en
dc.subject synchronization en
dc.subject VGA signals en
dc.subject font en
dc.subject entity en
dc.subject project en
dc.subject graphics and text mode en
dc.subject memory en
dc.subject starter kit en
dc.subject FPGA en
dc.subject SPARTAN-3E en
dc.subject programming language VHDL en
dc.subject Xilinx en
dc.subject digital system en
dc.title Zobrazovací adapter ve vývojovém modulu SPARTAN 3E cs
dc.title.alternative Dipslay Adapter in Disign Kit SPARTAN 3E en
dc.type Diplomová práce cs
dc.identifier.signature 201000714 cs
dc.identifier.location ÚK/Studovna cs
dc.contributor.referee Kapičák, Lukáš en
dc.date.accepted 2010-06-01 en
dc.thesis.degree-name Ing. en
dc.thesis.degree-level Magisterský studijní program cs
dc.thesis.degree-grantor Vysoká škola báňská - Technická univerzita Ostrava. Fakulta elektrotechniky a informatiky cs
dc.description.category Prezenční cs
dc.description.department 454 - Katedra telekomunikační techniky en
dc.thesis.degree-program Informační a komunikační technologie cs
dc.thesis.degree-branch Telekomunikační technika cs
dc.description.result výborně cs
dc.identifier.sender S2724 cs
dc.identifier.thesis BOC081_FEI_N2647_2601T013_2010 en

Files in this item

Files Size Format View
BOC081_FEI_N2647_2601T013_2010.pdf 654.5Kb PDF View/Open
BOC081_FEI_N2647_2601T013_2010_zadani.pdf 597.5Kb PDF View/Open
BOC081_FEI_N2647_2601T013_2010_priloha.pdf 331.0Kb PDF View/Open

This item appears in the following Collection(s)

Show simple item record

Search DSpace


Advanced Search

Navigation

Browse

My Account

Statistics