dc.contributor.advisor | Bilík, Petr | cs |
dc.contributor.author | Šoustek, Lukáš | cs |
dc.date.accessioned | 2014-08-05T10:14:52Z | |
dc.date.available | 2014-08-05T10:14:52Z | |
dc.date.issued | 2014 | cs |
dc.identifier.other | OSD002 | cs |
dc.identifier.uri | http://hdl.handle.net/10084/104146 | |
dc.description | Import 05/08/2014 | cs |
dc.description | Z důvodu ochrany citlivých údajů je plný text nepřístupný. | |
dc.description.abstract | V kapitolách této práce se zabývám vývojem programu fázového závěsu (PLL), popisem vlastností každé úpravy a v závěrečné části testováním tohoto programu.
Program vyvíjím v prostředí LabVIEW, bude sloužit pro rozšíření možností využití běžných měřících karet a to z důvodu absence HW fázového závěsu na obvyklých kartách sběru dat.
Fázový závěs je zpětnovazební regulační obvod generující výstupní signál o stejné frekvenci a fázi (případně násobku frekvence) jako signál vstupní. V práci využívám principy PLL a to generování výstupní frekvence odpovídající násobku frekvence vstupního signálu.
Princip PLL využiji pro optimalizaci vzorkování neznámého periodického vstupního signálu tj. dodržování celistvého počtu period měřeného signálu v naměřených datech, pro další zpracování digitalizovaného signálu například aplikací FFT. | cs |
dc.description.abstract | In chapters of this work I have to develop program of phase loop lock (PLL), describes of any change what I make and in the end section testing this program.
I develop this program in ambience of LabVIEW, it will work for expansion options of using usual data acquisition boards, because usual data acquisition boards don’t have HW phase loop lock (PLL) on it.
Phase loop lock is back loop control circuit which generates output signal with the same frequency and phase (eventually multiple of frequency) as the signal input. This work uses the principle of PLL to generate output signal witch corresponding to the multiple frequency of input signal.
I use principle of PLL for optimization of sampling unknown periodic input signal – abiding integer number of period of measured signal in measured data for next processing this digitized signal for example application of FFT. | en |
dc.format.extent | 4945958 bytes | cs |
dc.format.mimetype | application/pdf | cs |
dc.language.iso | cs | cs |
dc.publisher | Vysoká škola báňská - Technická univerzita Ostrava | cs |
dc.subject | Frekvence | cs |
dc.subject | Fáze | cs |
dc.subject | Tw (časové okno) | cs |
dc.subject | PLL | cs |
dc.subject | FFT | cs |
dc.subject | Měřící karta | cs |
dc.subject | DAQ | cs |
dc.subject | vzorkovací frekvence | cs |
dc.subject | LabVIEW | cs |
dc.subject | Frequency | en |
dc.subject | phase | en |
dc.subject | Tw (time window) | en |
dc.subject | phase loop lock (PLL) | en |
dc.subject | fast Fourier transform (FFT) | en |
dc.subject | the measuring board | en |
dc.subject | data acquisition | en |
dc.subject | sampling frequency | en |
dc.subject | LabVIEW | en |
dc.title | Realizace fázového závěsu pro standardní kartu sběru dat | cs |
dc.title.alternative | Realization of Phase Lock Loop for Standard Data Acquisition Board | en |
dc.type | Bakalářská práce | cs |
dc.contributor.referee | Hrudka, Gustav | cs |
dc.date.accepted | 2014-06-04 | cs |
dc.thesis.degree-name | Bc. | cs |
dc.thesis.degree-level | Bakalářský studijní program | cs |
dc.thesis.degree-grantor | Vysoká škola báňská - Technická univerzita Ostrava. Fakulta elektrotechniky a informatiky | cs |
dc.description.department | 450 - Katedra kybernetiky a biomedicínského inženýrství | cs |
dc.thesis.degree-program | Elektrotechnika | cs |
dc.thesis.degree-branch | Měřicí a řídicí technika | cs |
dc.description.result | výborně | cs |
dc.identifier.sender | S2724 | cs |
dc.identifier.thesis | SOU0038_FEI_B2649_2601R004_2014 | |
dc.rights.access | openAccess | |