DSpace VŠB-TUO
    • čeština
    • English
  • čeština 
    • čeština
    • English
  • Přihlásit se
Zobrazit záznam 
  •   DSpace VŠB-TUO
  • Fakulta elektrotechniky a informatiky / Faculty of Electrical Engineering and Computer Science (FEI)
  • Vysokoškolské kvalifikační práce Fakulty elektrotechniky a informatiky / Theses and dissertations of Faculty of Electrical Engineering and Computer Science (FEI)
  • Zobrazit záznam
  •   DSpace VŠB-TUO
  • Fakulta elektrotechniky a informatiky / Faculty of Electrical Engineering and Computer Science (FEI)
  • Vysokoškolské kvalifikační práce Fakulty elektrotechniky a informatiky / Theses and dissertations of Faculty of Electrical Engineering and Computer Science (FEI)
  • Zobrazit záznam
JavaScript is disabled for your browser. Some features of this site may not work without it.

Simulátor logických obvodů ve webovém prohlížeči

Další název
Web-based Logic Circuits Simulator
Zobrazit/otevřít
VES186_FEI_N2647_2612T025_2014.pdf (2.439Mb)
VES186_FEI_N2647_2612T025_2014_priloha.zip (276.0Kb)
Posudek vedoucího – Platoš, Jan (48.41Kb)
Posudek oponenta – Paláček, Břetislav (51.13Kb)
Autor
Veselý, Pavel
Vedoucí práce
Platoš, Jan
Datum vydání
2014
Typ dokumentu
Diplomová práce
Metadata
Zobrazit celý záznam
Studijní program
Informační a komunikační technologie
Studijní obor
Informatika a výpočetní technika
Instituce přidělující titul
Vysoká škola báňská - Technická univerzita Ostrava. Fakulta elektrotechniky a informatiky
Přístupová práva
openAccess
Poznámka
Import 06/11/2014
URI
http://hdl.handle.net/10084/106081
Kolekce
  • Vysokoškolské kvalifikační práce Fakulty elektrotechniky a informatiky / Theses and dissertations of Faculty of Electrical Engineering and Computer Science (FEI) [13253]
Citace PRO

Související záznamy

Zobrazují se záznamy příbuzné na základě názvu, autora a předmětu.

  • Výukový systém s hradlovým polem pro předmět Číslicová a mikroprocesorová technika I 

    Dvořák, Petr (Bakalářská práce, 2016)
  • Simulácia a testovanie kombinačných obvodov vo VHDL 

    Bernát, Jozef (Bakalářská práce, 2022)
  • Modul pro automatické testování a vyhodnocování simulací logických obvodů 

    Meca, Ondřej (Bakalářská práce, 2009)

VŠB-TUO copyright © 2006-2025 
DSpace software copyright © 2002-2025 MIT and HP
Kontaktujte nás | Vyjádření názoru
openair
Theme by  
@mire NV
 

 

Rozšířené hledání

Užitečné odkazy

VŠB-TUOÚstřední knihovna VŠB-TUOBlog E-zdrojeOpen Access WeekPrůvodce Open Access

Procházet

Vše v DSpaceKomunity a kolekceDatum vydáníAutořiNázvyKlíčová slovaTyp dokumentuTato kolekceDatum vydáníAutořiNázvyKlíčová slovaTyp dokumentu

Můj účet

Přihlásit se

VŠB-TUO copyright © 2006-2025 
DSpace software copyright © 2002-2025 MIT and HP
Kontaktujte nás | Vyjádření názoru
openair
Theme by  
@mire NV