dc.contributor.advisor | Sobek, Martin | |
dc.contributor.author | Dvořák, Petr | |
dc.date.accessioned | 2016-11-03T07:48:11Z | |
dc.date.available | 2016-11-03T07:48:11Z | |
dc.date.issued | 2016 | |
dc.identifier.other | OSD002 | cs |
dc.identifier.uri | http://hdl.handle.net/10084/116109 | |
dc.description | Import 03/11/2016 | cs |
dc.description.abstract | Cílem této bakalářské práce bylo navrhnout a realizovat laboratorní stanoviště s hradlovým polem pro předmět Číslicová a mikroprocesorová technika I. První část této práce je zaměřena na teoretické seznámení s problematikou hradlových polí. Následuje rozbor jednotlivých bloků laboratorního stanoviště a v poslední části jsou zpracovány návody a rozbory laboratorních úloh pro výuku předmětu Číslicová a mikroprocesorová technika I. | cs |
dc.description.abstract | The aim of this thesis was to suggest and build a laboratory station with a grate array for the subject of Digital and Microprocesors Technique I. The first part of this thesis focuses on the theoretical presentation of the topic of gate arrays. An analysis of the individual blocks of the laboratory station follows and the last part presents manuals and analyses of laboratory tasks for teaching the subject of Digital and Microprocesors Technique I. | en |
dc.format.extent | 3047274 bytes | |
dc.format.mimetype | application/pdf | |
dc.language.iso | cs | |
dc.publisher | Vysoká škola báňská - Technická univerzita Ostrava | cs |
dc.subject | A/D převodník | cs |
dc.subject | Čítač | cs |
dc.subject | D/A převodník | cs |
dc.subject | FPGA | cs |
dc.subject | Kombinační logické obvody | cs |
dc.subject | Sekvenční logické obvody | cs |
dc.subject | Vývojové prostředí. | cs |
dc.subject | A/D Converter | en |
dc.subject | Counter | en |
dc.subject | D/A Converter | en |
dc.subject | FPGA | en |
dc.subject | Combinational Logic Circuits, Sequential Logic Circuits | en |
dc.subject | Integrated Development Environment. | en |
dc.title | Výukový systém s hradlovým polem pro předmět Číslicová a mikroprocesorová technika I | cs |
dc.title.alternative | Development System for Subject Digital and Microprocesors Technique I | en |
dc.type | Bakalářská práce | cs |
dc.contributor.referee | Palacký, Petr | |
dc.date.accepted | 2016-05-31 | |
dc.thesis.degree-name | Bc. | |
dc.thesis.degree-level | Bakalářský studijní program | cs |
dc.thesis.degree-grantor | Vysoká škola báňská - Technická univerzita Ostrava. Fakulta elektrotechniky a informatiky | cs |
dc.description.department | 430 - Katedra elektroniky | |
dc.thesis.degree-program | Elektrotechnika | cs |
dc.thesis.degree-branch | Aplikovaná elektronika | cs |
dc.description.result | výborně | cs |
dc.identifier.sender | S2724 | cs |
dc.identifier.thesis | DVO0143_FEI_B2649_2612R003_2016 | |
dc.rights.access | openAccess | |