Spojovací pole sériových linek na bázi FPGA

dc.contributor.advisor	Seidl, David
dc.contributor.author	Sedlář, Petr
dc.date.accessioned	2007-06-07T09:57:03Z
dc.date.available	2007-06-07T09:57:03Z
dc.date.issued	2007
dc.identifier.other	OSD002
dc.identifier.uri	http://hdl.handle.net/10084/60170
dc.description	Import 07/06/2007
dc.format	42 l., [5] l. příl. : il. + 1 příl. + 1 CD-R	en
dc.language.iso	cs	en
dc.publisher	Vysoká škola báňská - Technická univerzita Ostrava	cs
dc.title	Spojovací pole sériových linek na bázi FPGA	en
dc.type	Diplomová práce	en
dc.identifier.signature	200700518	en
dc.identifier.location	ÚK/Sklad diplomových prací	en
dc.thesis.degree-name	Ing.	en
dc.thesis.degree-level	Magisterský navazující na bakalářský	en
dc.thesis.degree-grantor	Vysoká škola báňská - Technická univerzita Ostrava. Fakulta elektrotechniky a informatiky	en
dc.description.category	Prezenční	en
dc.description.department	456 - Katedra informatiky	en
dc.thesis.degree-program	Neuvedeno	en
dc.thesis.degree-branch	Informatika a výpočetní technika	en

Soubory tohoto záznamu

Soubory	Velikost	Formát	Zobrazit
K tomuto záznamu nejsou připojeny žádné soubory.