Show simple item record

dc.contributor.advisorKot, Martincs
dc.contributor.authorJuřica, Jakubcs
dc.date.accessioned2013-06-26T11:15:59Z
dc.date.available2013-06-26T11:15:59Z
dc.date.issued2013cs
dc.identifier.otherOSD002cs
dc.identifier.urihttp://hdl.handle.net/10084/98529
dc.descriptionImport 26/06/2013cs
dc.description.abstractMezi standardní techniky verifikace systémů patří ověřování ekvivalencí. Ověřují se různé ekvivalence na různých modelech systému. Tato diplomová práce byla zaměřena na dva, v literatuře dostupné, algoritmy pro ověřování bisimulační ekvivalence mezi dvěma systémy specifikovanými jako základní paralelní procesy. Cílem bylo vytvoření verifikačního nástroje, který rozhodne bisimulační ekvivalenci na zadaných vstupech různých velikostí. V tomto textu je popsána tvorba tohoto nástroje včetně pojmů důležitých k pochopení použitých algoritmů. Korektnost použitých algoritmů a jejich asymptotická složitost vyplývá z citovaných zdrojů, práce se tímto nezabývá.cs
dc.description.abstractThe standard techniques of verification systems includes the verification of equivalences. On the various types of models of system are checking different equivalences. This thesis was focused on two algorithm verifying bisimulation equivalence between two systems specific as a basic parallel processes which are available in literature. The goal was to create a verification tool that will decide bisimulation equivalence on different inputs of various sizes. This text describe how was the tool created including concepts important to the understanding of the algorithms. Correctness of the algorithms and their asymptotic complexity results from the cited sources, thesis does not include this.en
dc.format.extent2294888 bytescs
dc.format.mimetypeapplication/pdfcs
dc.language.isocscs
dc.publisherVysoká škola báňská - Technická univerzita Ostravacs
dc.subjectzákladní paralelní procesycs
dc.subjectbisimulační ekvivalencecs
dc.subjectbisimilaritacs
dc.subjectverifikační nástrojcs
dc.subjectověřování ekvivalencícs
dc.subjectbasic parallel processesen
dc.subjectbisimulation equivalenceen
dc.subjectbisimilarityen
dc.subjectverification toolen
dc.subjectequivalence checkingen
dc.titleJednoduchý nástroj pro ověřování ekvivalence systémů: Rozhodování bisimilarity na BPPcs
dc.title.alternativeSimple Equivalence Checking Tool: Deciding Bisimilarity of BPPen
dc.typeDiplomová prácecs
dc.contributor.refereeSawa, Zdeněkcs
dc.date.accepted2013-06-10cs
dc.thesis.degree-nameIng.cs
dc.thesis.degree-levelMagisterský studijní programcs
dc.thesis.degree-grantorVysoká škola báňská - Technická univerzita Ostrava. Fakulta elektrotechniky a informatikycs
dc.description.department460 - Katedra informatikycs
dc.thesis.degree-programInformační a komunikační technologiecs
dc.thesis.degree-branchInformatika a výpočetní technikacs
dc.description.resultvelmi dobřecs
dc.identifier.senderS2724cs
dc.identifier.thesisJUR506_FEI_N2647_2612T025_2013
dc.rights.accessopenAccess


Files in this item

This item appears in the following Collection(s)

Show simple item record