| dc.contributor.author | Lazányi, János | |
| dc.contributor.author | Fehér, Béla | |
| dc.date.accessioned | 2007-02-12T07:57:43Z | |
| dc.date.available | 2007-02-12T07:57:43Z | |
| dc.date.issued | 2006 | |
| dc.identifier.citation | Sborník vědeckých prací Vysoké školy báňské - Technické univerzity Ostrava. Řada strojní. 2006, roč. 52, č. 2, s. 115-118 : il. | en |
| dc.identifier.issn | 1210-0471 | en |
| dc.identifier.uri | http://hdl.handle.net/10084/59702 | |
| dc.description.abstract | Příspěvek popisuje zhodnocení konfigurace s třemi mikroprocesory a jediným FPGA. Embedded operační systém běží na hlavním procesoru, který dokáže implementovat sofistikované softwarové algoritmy, zatímco další dva 32-bitové mikroprocesory běží odděleně a obhospodařují úkoly v reálném čase. | en |
| dc.format.extent | 162390 bytes | cs |
| dc.format.mimetype | application/pdf | cs |
| dc.language.iso | en | en |
| dc.publisher | Vysoká škola báňská - Technická univerzita Ostrava | en |
| dc.relation.ispartofseries | Sborník vědeckých prací Vysoké školy báňské - Technické univerzity Ostrava. Řada strojní | en |
| dc.relation.uri | http://transactions.fs.vsb.cz/2006-2/1543_LAZANYI_Janos_FEHER_Bela.pdf | |
| dc.rights | © Vysoká škola báňská - Technická univerzita Ostrava | |
| dc.title | Distributed embedded system using single FPGA | en |
| dc.title.alternative | Distribuovaný embedded systém s využitím FPGA | en |
| dc.type | article | en |
| dc.description.abstract-en | This paper presents an evaluated configuration with three microprocessors inside a single FPGA. The main processor is running an embedded operating system enabling to implement sophisticated software algorithms, meanwhile the other two 32 bit microprocessor runs separate, dedicated hardware related real-time tasks. | en |
| dc.rights.access | openAccess | |
| dc.type.version | publishedVersion | |
| dc.type.status | Peer-reviewed | |