Rozhraní analogového vstupu/výstupu pro DSP jednotky – laboratorní úloha

dc.contributor.advisorKašík, Vladimírcs
dc.contributor.authorOžvold, Lukášcs
dc.contributor.refereeAdamec, Ondřejcs
dc.date.accepted2013-06-05cs
dc.date.accessioned2013-06-26T11:18:55Z
dc.date.available2013-06-26T11:18:55Z
dc.date.issued2013cs
dc.descriptionImport 26/06/2013cs
dc.description.abstractCílem této bakalářské práce je tvorba laboratorního rozhraní, sloužícího ke zpracování a následné digitalizaci analogového vstupního signálu, který je již dále zpracovatelný pomocí FPGA vývojové platformy. Rozhraní bude využito ve výuce s touto vývojovou deskou a rozšíří tak možnosti jejího využití. V práci je popsán princip převodu signálů analogových na digitální a jsou zde uvedeny nejpoužívanější typy konstrukce A/D a D/A převodníků. V další části se nachází popis obvodů pro předzpracování signálu a přenosu číslicového signálu pomocí SPI rozhraní, které je pro účely často využíváno. Stručně je také popsána základní funkce a princip stavby obvodů FPGA.V praktické části je popsán výběr jednotlivých převodníků, celkové obvodové zapojení a konfigurace rozhraní. Zakončením práce je pak vytvořená laboratorní úloha, sloužící k základnímu pochopení principu převodu signálů.cs
dc.description.abstractThe aim of this bachelor thesis is to design and create the laboratory interface which will be used for processing and digitalization analog input signal, which can be subsequently processed by FPGA platforms. The interface will be used in the laboratory exercise with a development board and expand the possibilities of its use. The thesis describes the principle of conversion analog signals to digital. There are also described the most common types of construction A/D and D/A converters. The thesis includes a description of circuits for signal preprocessing and description of transmission of digital signals with using SPI interface. The principle of function FPGA integrated circuit is shortly described. There is explained the choice of single converters, general circuit and configuration of the interface in the practical part. The laboratory excercise has been made for basic understanding of the conversion principle.en
dc.description.department450 - Katedra kybernetiky a biomedicínského inženýrstvícs
dc.description.resultvýborněcs
dc.format.extent4374807 bytescs
dc.format.mimetypeapplication/pdfcs
dc.identifier.otherOSD002cs
dc.identifier.senderS2724cs
dc.identifier.thesisOZV0007_FEI_B2649_3901R039_2013
dc.identifier.urihttp://hdl.handle.net/10084/98826
dc.language.isocscs
dc.publisherVysoká škola báňská - Technická univerzita Ostravacs
dc.rights.accessopenAccess
dc.subjectNyquistův teorémcs
dc.subjectdolní propustcs
dc.subjectaliasingcs
dc.subjectvzorkovací obvodcs
dc.subjectA/D převodníkcs
dc.subjectD/A převodníkcs
dc.subjectMSB bitcs
dc.subjectLSB bitcs
dc.subjectkmitočtové filtrycs
dc.subjectreferenční napětícs
dc.subjectSPIcs
dc.subjectFPGAcs
dc.subjectmezní kmitočetcs
dc.subjectkmitočet potlačenícs
dc.subjectimpedanční přizpůsobenícs
dc.subjectbuffercs
dc.subjectVHDLcs
dc.subjectNyquist theoremen
dc.subjectlowpass filteren
dc.subjectaliasingen
dc.subjectsample and hold circuiten
dc.subjectAD convertersen
dc.subjectDA convertersen
dc.subjectMSB biten
dc.subjectLSB biten
dc.subjectfrequency filteren
dc.subjectvoltage referenceen
dc.subjectSPIen
dc.subjectFPGAen
dc.subjectcutoff frequencyen
dc.subjectstopband frequencyen
dc.subjectimpedance adaptationen
dc.subjectbufferen
dc.subjectVHDLen
dc.thesis.degree-branchBiomedicínský technikcs
dc.thesis.degree-grantorVysoká škola báňská - Technická univerzita Ostrava. Fakulta elektrotechniky a informatikycs
dc.thesis.degree-levelBakalářský studijní programcs
dc.thesis.degree-nameBc.cs
dc.thesis.degree-programElektrotechnikacs
dc.titleRozhraní analogového vstupu/výstupu pro DSP jednotky – laboratorní úlohacs
dc.title.alternativeAnalog Input / Output Interface for DSP Units - Laboratory Exerciseen
dc.typeBakalářská prácecs

Files

Original bundle

Now showing 1 - 4 out of 4 results
Loading...
Thumbnail Image
Name:
OZV0007_FEI_B2649_3901R039_2013.pdf
Size:
4.17 MB
Format:
Adobe Portable Document Format
Loading...
Thumbnail Image
Name:
OZV0007_FEI_B2649_3901R039_2013_priloha.zip
Size:
13.71 MB
Format:
Unknown data format
Loading...
Thumbnail Image
Name:
OZV0007_FEI_B2649_3901R039_2013_posudek_vedouci_Kasik_Vladimir.pdf
Size:
53.56 KB
Format:
Adobe Portable Document Format
Description:
Posudek vedoucího – Kašík, Vladimír
Loading...
Thumbnail Image
Name:
OZV0007_FEI_B2649_3901R039_2013_posudek_oponent_Adamec_Ondrej.pdf
Size:
350.43 KB
Format:
Adobe Portable Document Format
Description:
Posudek oponenta – Adamec, Ondřej