Využití vysokoúrovňové syntézy pro urychlení vývoje aplikací na programovatelné logice

Show simple item record
dc.contributor.advisorKašík, Vladimír
dc.contributor.authorPastorek, Jan
dc.contributor.refereeMartinovič, Tomáš
dc.date.accepted2020-08-19
dc.date.accessioned2020-10-02T09:27:53Z
dc.date.available2020-10-02T09:27:53Z
dc.date.issued2020
dc.description.abstractPrvní část bakalářské práce pojednává o vytvoření neuronové sítě se zpětnou vazbou, která umí rozeznávat ručně psanou datovou sadu čísel MNIST. V druhé části bakalářské práce se zabývám implementací neuronové sítě na zařízení FPGA za pomoci překladače, kde sleduji změny rychlosti provedení kódu na základě změn před překladem.cs
dc.description.abstractThe first part of the bachelor thesis deals with the creation of a neural network with feedback that can recognize the handwritten data set of MNIST numbers. In the second part of the bachelor’s thesis, I deal with the implementation of a neural network on an FPGA device using a compiler, where I monitor changes in the speed of code execution based on changes before translation.en
dc.description.department450 - Katedra kybernetiky a biomedicínského inženýrstvícs
dc.description.resultvelmi dobřecs
dc.format.extent1420072 bytes
dc.format.mimetypeapplication/pdf
dc.identifier.otherOSD002
dc.identifier.senderS2724
dc.identifier.thesisPAS0129_FEI_B2649_2612R041_2020
dc.identifier.urihttp://hdl.handle.net/10084/142063
dc.language.isocs
dc.publisherVysoká škola báňská – Technická univerzita Ostravacs
dc.rights.accessopenAccess
dc.subjectNeuronová síť, FPGA, MNIST, překladač, neuronová síť se zpětnou vazbou, OpenCL, C++cs
dc.subjectNeural network, FPGA, MNIST, compiler, neural network with backpropagation, OpenCL, C ++en
dc.thesis.degree-branchŘídicí a informační systémycs
dc.thesis.degree-grantorVysoká škola báňská – Technická univerzita Ostrava. Fakulta elektrotechniky a informatikycs
dc.thesis.degree-levelBakalářský studijní programcs
dc.thesis.degree-nameBc.
dc.thesis.degree-programElektrotechnikacs
dc.titleVyužití vysokoúrovňové syntézy pro urychlení vývoje aplikací na programovatelné logicecs
dc.title.alternativeUse of High-level Synthesis to Accelerate Application Development to Programmable Logicen
dc.typeBakalářská prácecs

Files

Original bundle

Now showing 1 - 4 out of 4 results
Thumbnail Image
Name:
PAS0129_FEI_B2649_2612R041_2020.pdf
Size:
1.35 MB
Format:
Adobe Portable Document Format
Description:
Text práce
Download
Thumbnail Image
Name:
PAS0129_FEI_B2649_2612R041_2020_priloha.rar
Size:
13.96 MB
Format:
Unknown data format
Description:
Příloha
Download
Thumbnail Image
Name:
PAS0129_FEI_B2649_2612R041_2020_posudek_vedouci_Kasik_Vladimir.pdf
Size:
61.75 KB
Format:
Adobe Portable Document Format
Description:
Posudek vedoucího – Kašík, Vladimír
Download
Thumbnail Image
Name:
PAS0129_FEI_B2649_2612R041_2020_posudek_oponent_Martinovic_Tomas.pdf
Size:
57.7 KB
Format:
Adobe Portable Document Format
Description:
Posudek oponenta – Martinovič, Tomáš
Download

Collections

Vysokoškolské kvalifikační práce Fakulty elektrotechniky a informatiky / Theses and dissertations of Faculty of Electrical Engineering and Computer Science (FEI)