Návrh procesorového vývojového kitu s využitím FPGA obvodů
| dc.contributor.advisor | Bureš, Miroslav | |
| dc.contributor.author | Maňásek, Lukáš | |
| dc.contributor.referee | Novák, Radek | |
| dc.date.accepted | 2017-05-31 | |
| dc.date.accessioned | 2017-08-23T09:24:46Z | |
| dc.date.available | 2017-08-23T09:24:46Z | |
| dc.date.issued | 2017 | |
| dc.description.abstract | Tato práce se zamýšlí nad možnostmi FPGA obvodů k implementaci obecného procesoru. Je zde v jazyce VHDL navržena demonstrační struktura procesorového jádra s vlastní instrukční sadou. Vytvořený demonstrační procesor byl oživen a otestován na přípravku s FPGA obvodem Xilinx Spartan-3E. Pro takto vytvořený kit byly připraveny laboratorní úlohy. | cs |
| dc.description.abstract | This thesis looks at the possibilities of FPGA circuits to implement a general processor. A demonstration structure of the processor kernel with a custom instruction set in VHDL programming language is proposed. The created demonstration processor was run and tested on the Xilinx Spartan-3E FPGA device. Laboratory tasks were prepared for such created kit. | en |
| dc.description.department | 440 - Katedra telekomunikační techniky | |
| dc.description.result | výborně | cs |
| dc.format.extent | 8090207 bytes | |
| dc.format.mimetype | application/pdf | |
| dc.identifier.other | OSD002 | |
| dc.identifier.sender | S2724 | cs |
| dc.identifier.thesis | MAN011_FEI_B2647_2612R059_2017 | |
| dc.identifier.uri | http://hdl.handle.net/10084/118848 | |
| dc.language.iso | cs | |
| dc.publisher | Vysoká škola báňská - Technická univerzita Ostrava | cs |
| dc.rights.access | openAccess | |
| dc.subject | CPU | cs |
| dc.subject | FPGA | cs |
| dc.subject | implementace | cs |
| dc.subject | procesor | cs |
| dc.subject | VHDL | cs |
| dc.subject | CPU | en |
| dc.subject | FPGA | en |
| dc.subject | implementation | en |
| dc.subject | processor | en |
| dc.subject | VHDL | en |
| dc.thesis.degree-branch | Mobilní technologie | cs |
| dc.thesis.degree-grantor | Vysoká škola báňská - Technická univerzita Ostrava. Fakulta elektrotechniky a informatiky | cs |
| dc.thesis.degree-level | Bakalářský studijní program | cs |
| dc.thesis.degree-name | Bc. | |
| dc.thesis.degree-program | Informační a komunikační technologie | cs |
| dc.title | Návrh procesorového vývojového kitu s využitím FPGA obvodů | cs |
| dc.title.alternative | Proposal of Processor Development Kit Using FPGAs | en |
| dc.type | Bakalářská práce | cs |
Files
Original bundle
1 - 4 out of 4 results
Loading...
- Name:
- MAN011_FEI_B2647_2612R059_2017.pdf
- Size:
- 7.72 MB
- Format:
- Adobe Portable Document Format
Loading...
- Name:
- MAN011_FEI_B2647_2612R059_2017_priloha.zip
- Size:
- 8.04 MB
- Format:
- Unknown data format
Loading...
- Name:
- MAN011_FEI_B2647_2612R059_2017_posudek_vedouci_Bures_Miroslav.pdf
- Size:
- 1.74 MB
- Format:
- Adobe Portable Document Format
- Description:
- Posudek vedoucího – Bureš, Miroslav
Loading...
- Name:
- MAN011_FEI_B2647_2612R059_2017_posudek_oponent_Novak_Radek.pdf
- Size:
- 53.94 KB
- Format:
- Adobe Portable Document Format
- Description:
- Posudek oponenta – Novák, Radek