Výukový systém s hradlovým polem pro předmět Číslicová a mikroprocesorová technika I

dc.contributor.advisorSobek, Martin
dc.contributor.authorDvořák, Petr
dc.contributor.refereePalacký, Petr
dc.date.accepted2016-05-31
dc.date.accessioned2016-11-03T07:48:11Z
dc.date.available2016-11-03T07:48:11Z
dc.date.issued2016
dc.descriptionImport 03/11/2016cs
dc.description.abstractCílem této bakalářské práce bylo navrhnout a realizovat laboratorní stanoviště s hradlovým polem pro předmět Číslicová a mikroprocesorová technika I. První část této práce je zaměřena na teoretické seznámení s problematikou hradlových polí. Následuje rozbor jednotlivých bloků laboratorního stanoviště a v poslední části jsou zpracovány návody a rozbory laboratorních úloh pro výuku předmětu Číslicová a mikroprocesorová technika I.cs
dc.description.abstractThe aim of this thesis was to suggest and build a laboratory station with a grate array for the subject of Digital and Microprocesors Technique I. The first part of this thesis focuses on the theoretical presentation of the topic of gate arrays. An analysis of the individual blocks of the laboratory station follows and the last part presents manuals and analyses of laboratory tasks for teaching the subject of Digital and Microprocesors Technique I.en
dc.description.department430 - Katedra elektroniky
dc.description.resultvýborněcs
dc.format.extent3047274 bytes
dc.format.mimetypeapplication/pdf
dc.identifier.otherOSD002cs
dc.identifier.senderS2724cs
dc.identifier.thesisDVO0143_FEI_B2649_2612R003_2016
dc.identifier.urihttp://hdl.handle.net/10084/116109
dc.language.isocs
dc.publisherVysoká škola báňská - Technická univerzita Ostravacs
dc.rights.accessopenAccess
dc.subjectA/D převodníkcs
dc.subjectČítačcs
dc.subjectD/A převodníkcs
dc.subjectFPGAcs
dc.subjectKombinační logické obvodycs
dc.subjectSekvenční logické obvodycs
dc.subjectVývojové prostředí.cs
dc.subjectA/D Converteren
dc.subjectCounteren
dc.subjectD/A Converteren
dc.subjectFPGAen
dc.subjectCombinational Logic Circuits, Sequential Logic Circuitsen
dc.subjectIntegrated Development Environment.en
dc.thesis.degree-branchAplikovaná elektronikacs
dc.thesis.degree-grantorVysoká škola báňská - Technická univerzita Ostrava. Fakulta elektrotechniky a informatikycs
dc.thesis.degree-levelBakalářský studijní programcs
dc.thesis.degree-nameBc.
dc.thesis.degree-programElektrotechnikacs
dc.titleVýukový systém s hradlovým polem pro předmět Číslicová a mikroprocesorová technika Ics
dc.title.alternativeDevelopment System for Subject Digital and Microprocesors Technique Ien
dc.typeBakalářská prácecs

Files

Original bundle

Now showing 1 - 4 out of 4 results
Loading...
Thumbnail Image
Name:
DVO0143_FEI_B2649_2612R003_2016.pdf
Size:
2.91 MB
Format:
Adobe Portable Document Format
Loading...
Thumbnail Image
Name:
DVO0143_FEI_B2649_2612R003_2016_priloha.pdf
Size:
2.3 MB
Format:
Adobe Portable Document Format
Loading...
Thumbnail Image
Name:
DVO0143_FEI_B2649_2612R003_2016_posudek_vedouci_Sobek_Martin.pdf
Size:
48.96 KB
Format:
Adobe Portable Document Format
Description:
Posudek vedoucího – Sobek, Martin
Loading...
Thumbnail Image
Name:
DVO0143_FEI_B2649_2612R003_2016_posudek_oponent_Palacky_Petr.pdf
Size:
48.78 KB
Format:
Adobe Portable Document Format
Description:
Posudek oponenta – Palacký, Petr